由OD异或门和OD与非门构成的电路如图所示，已知输出低电平时的最大输出电流，输出高电平时的漏电流，则上拉电阻的最小值为