数字电路分析与设计（浙江大学） 中国大学mooc慕课答案2024版 m265527

1 数字电路中数制和编码 第一单元测试

1、 下列关于BCD码的几种说法中，错误的是：

答案: BCD码均为有权码

2、 十进制数（-10）10的二进制补码表示为：

答案: （10110）2

3、 R进制的进位规则是“逢R进1”，有1，2，…，R个数码。

答案: 错误

4、 任何两个相邻的十进制数的格雷码仅有一位不同，这样可大大减小代码变化时出现的错误概率，所以它是一种错误最小化代码。

答案: 正确

5、 ( 78.8)16  = (     )10
答案: 120.5

6、 ( 682 )10  =  (          )2 
答案: 1010101010

7、   （682 )10  =  (          )16 
答案: 2AA

8、 (011010010011)8421BCD=(     )10
答案: 693

9、 (011010010011)8421BCD=(          )余三码
答案: 100111000110

10、 ( 45.3 )10= (           )5421BCD
答案: 01001000.0011

11、 已知N= -0101011，则其原码为                       。
答案: 10101011

12、 已知N= -0101011，则其补码为             。
答案: 11010101

13、 已知N的反码为10110011，则补码为             。
答案: 10110100

作业1 数字电路中数制和编码 第一单元作业

1、 ( 682 )10  =  (          )2  = (     )16
评分规则:  解答：10 1010 1010；2AA

2、 (011010010011)8421BCD=(     )10= (          )余三码
评分规则:  解答：693；100111000110每空1分

3、 已知N= -0101011，则其原码为              ，补码为             。
评分规则:  解答：10101011；11010101每空1分

4、 下列关于BCD码的几种说法中，错误的是：A. 一组4位二进制数组成的BCD码只能表示一位十进制数B. BCD码是一种人为选定的0～9这十个字符的代码C. BCD码均为有权码D. BCD码有多种
评分规则:  C

2 逻辑代数概述 第二单元测试

1、 的反函数是

答案:  

2、 和逻辑式相等的是

答案: A

3、 和逻辑式相等的是

答案: B

4、 已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为

答案:

5、 用卡诺图法化简出函数F(A,B,C,D)=∑m(0,2,3,4,6,11,12,15)+ ∑d(8,9,10,13,14)得最简与-或式

答案: ‍

6、 用卡诺图法化简函数得其最简或-与表达式为：

答案: ‍

7、 最简与或式的标准是（     ）：

答案: 包含的与项最少;
 各与项中包含的变量数最少 

8、 表达式 ‍是最简与非表达式

答案: 错误

9、 逻辑函数的标准与或表达式和最简与或表达式都是唯一的

答案: 错误

10、 将逻辑函数L=AB+AC+BC用卡诺图表示为：

答案: 正确

11、 四变量的卡诺图中，四个角上小方格代表的最小项不相邻。

答案: 错误

12、 用卡诺图将逻辑函数化简为最简与–或式L=∑m(0,1,2,3,4,6,8,9,10,11,12,14)=‍

答案: 正确

13、 条件中不可能出现的组合称为任意项，条件中不允许出现的组合称为约束项，约束项和任意项统称为无关项。

答案: 正确

14、 使逻辑函数 为1的最小项有    个
答案: (以下答案任选其一都对)7;
七

15、 四个逻辑相邻的最小项合并，可以消去   
     个因子
答案: (以下答案任选其一都对)2;
两

作业2 逻辑代数概述 第二单元作业

1、 函数的反函数______。 
评分规则:  

2、 使逻辑函数‍为1的最小项有          个
评分规则:  7个 

3、 四个逻辑相邻的最小项合并，可以消去         个因子
评分规则:  2个

4、 用卡诺图法化简出函数F(ABCD)=∑m(0,2,3,4,6,11,12,15)+∑d(8,9,10,13,14)得最简与-或式
评分规则:  ‍‍

5、 最简与或式的标准是（     ）：A. 包含的与项最少B. 各与项中包含的变量数最少C. 包含的或项最少D. 各或项中包含的变量数最少
评分规则:  A，B

6、 代数法化简逻辑函数的结果是
评分规则:  B

作业3 数字电路中的基本门电路 第三单元作业

1、  当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为          负载。
评分规则:  拉电流

2、 已知某型号的TTL与非门的IIH(max)＝0.02 mA，IIL(max)＝0.4 mA，IOH(max)＝0.4 mA，IOL(max)＝8 mA，则该与非门的扇出系数为         个。
评分规则:  20个

3、 TTL门电路如图所示，该电路输出端的逻辑表达式为                    。
评分规则:  

4、 两个TTL三态门的输出         直接连接在一起。A.可以B.不可以C.特定条件下可以 
评分规则:  C. 特定条件下可以

5、 TTL逻辑电路如图所示，其电路输出端的逻辑表达式为               。
评分规则:  

6、 与TTL集成电路相比，CMOS集成电路具有的优点有        ，     ‍，电源电压范围宽
评分规则:  抗干扰能力强，功耗低

7、 CMOS传输门电路如图所示，该电路输出的逻辑表达式为          。
评分规则:  

3 数字电路中的基本门电路 第三单元测试

1、 已知TTL反相器的输入输出电平具有如下的电压阈值：VIL=0.8V，VOH= 3 V，VIH=1.8V，VOL=0.3 V，VCC=5V，则其低电平输入信号噪声容限VNL＝        。

答案: 0.5V

2、 当TTL反相器输出高电平时，负载门的输入电流将从反相器流出，这种负载性质称为          负载。

答案: 拉电流

3、 以下电路均为TTL门电路，能实现功能的电路是         。

答案:

4、 以下TTL门电路中常用于线与应用的是       。

答案: 集电极开路门

5、 两个TTL三态门的输出         直接连接在一起。

答案: 特定条件下可以

6、 TTL门电路如图所示，当输入A=B=C=0时，输出Z为       。

答案: 高阻态

7、  CMOS逻辑门电路如下图所示，该门电路实现的逻辑功能为        。

答案: 或非门

8、 CMOS门电路如图所示，电路输出为          。

答案: 高阻态

9、 CMOS传输门电路如图所示，该电路输出的逻辑表达式为          。

答案:

10、 CMOS电路如图所示，该电路输出的逻辑表达式为          。

答案:

11、 与TTL集成电路相比，CMOS集成电路具有的优点有        。

答案: 抗干扰能力强;
功耗低;
电源电压范围宽

12、 有源推拉式输出的门电路，其输出端可以并联。

答案: 错误

13、 判断对错：集电极开路门有高电平、低电平、高阻等状态。

答案: 错误

14、 判断对错：CMOS三态与门相当于一个可控的逻辑开关，CMOS传输门相当于一个可控的模拟开关。（）

答案: 正确

15、 TTL反相器拉电流负载发生在输出     电平情况下，若负载电流越大，则输出电平越       。（答案间请用中文分号；隔开）
答案: 高；低

16、 已知某型号的TTL与非门的IIH(max)＝0.02 mA，IIL(max)＝0.4 mA，IOH(max)＝0.4 mA，IOL(max)＝8 mA，则该与非门的扇出系数为         个。
答案: 20

4 基本触发器及其应用 第四单元测试

1、 由与非门构成的基本SR锁存器在=    、=    时，将使锁存器进入复位状态。

答案: 1；0

2、 或非门组成的基本RS锁存器如图所示，若要求将输出置为1、置为0，则应选择（    ）。

答案: A=1,B=0

3、 由或非门构成的基本SR锁存器的约束条件为（    ）。

答案: SR=0

4、 当时钟输入为低电平时，下降沿触发的触发器处于（      ）状态。

答案: 保持

5、 为将D触发器转换为T触发器，下图所示电路的虚框内应是（   ）。

答案: 同或门

6、 图示电路中，能够实现 功能的电路是（     ）。

答案:

7、 图示电路中，能够实现逻辑功能的电路是（     ）。

答案:

8、 若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值可以是（      ）。

答案: J=1,K=0;
J=1,K=X

9、 高电平使能的钟控D锁存器在时钟CP=1期间，D端输入信号变化时，对输出端Q的状态没有影响。

答案: 错误

10、 触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现；同一种电路结构的触发器可以实现不同的逻辑功能。

答案: 正确

11、 电路如图所示，假设各触发器的初态均为“0”，则电路的输入、输出波形如图（b）所示。

答案: 正确

12、 若图示JK触发器的输入端为时，则在时钟CP为下降沿作用后，触发器的状态是      。
答案: 0

13、 JK触发器的J=    ，和K=    ，可以实现RS触发器的逻辑功能。
答案: S；R

14、 当JK触发器的J和K都为     ，可以实现T’触发器的逻辑功能。
答案: 1

作业4 基本触发器及其应用 第四单元作业

1、 由与非门构成的基本SR锁存器在=    、=    时，将使锁存器进入复位状态。
评分规则:  1；0

2、 由或非门构成的基本SR锁存器的约束条件为（    ）。
评分规则:  SR=0

3、 当时钟输入为低电平时，下降沿触发的触发器处于（      ）状态。
评分规则:  保持

4、 为将D触发器转换为T触发器，下图所示电路的虚框内应是（   ）。
评分规则:  同或门

5、 若JK触发器的现态为0，欲在CP作用后变为状态1，则J、K的值应是 （      ）。
评分规则:  J=1,K=X；J=1,K=1或者J=1,K=0

6、 判断对错：电路如图所示，假设各触发器的初态均为“0”，则电路的输入、输出波形如图（b）所示。
评分规则:  正确

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

不知道怎么购买？点此查看购买教程！